OFweek半導體照明網訊 CPLD(Complex Programmable Logic Device)是一種復雜的用戶可編程邏輯器件，由于采用連續連接結構。這種結構易于預測延時，從而電路仿真更加準確。CPLD是標準的大規模集成電路產品，可用于各種數字邏輯系統的設計。近年來，由于采用先進的集成工藝和大批量生產，CPLD器件成本不斷下降，集成密度、速度和性能大幅度提高，一個芯片就可以實現一個復雜的數字電路系統;再加上使用方便的開發工具，使用CPLD器件可以極大地縮短產品開發周期，給設計、修改帶來很大方便[1]。本文以 ALTERA公司的MAX7000系列為例，實現MCS51單片機與PC104 ISA總線的并行通信。采用這種通信方式，數據傳輸準確、高速，在12 MHz晶振的MCS51單片機控制的數據采集系統中，可以滿足與PC104 ISA總線接口實時通信的要求，通信速率達200 Kbps。

　　1 系統總體設計方案

　　本系統用CLPD實現單片機與PC104 ISA總線接口的并行通信。由于PC104主要完成其它方面的數據采集工作，只是在空閑時才能接收單片機送來的數據，所以要求雙方通信的實時性很強，但數據量不是很大。因此，在系統設計中單片機中斷方式接收數據，PC104采用查詢方式接收數據。系統設計方案如圖1所示。

　　在圖1單片機部分，D[0..7]是數據總線，A[0..15]是地址總線，RD和WR分別是讀寫信號線，INT0是單片機的外部中斷。當單片機的外部中斷信號有效時，單片機接收數據。

　　在CPLD部分，由一片MAX7000系列中的EPM7128LSC84來實現，用來完成MCS51與PC104ISA總線接口之間的數據傳輸、狀態查詢及延時等待。

　　在PC104 ISA部分，只用到ISA的8位數據總線D[0..7]，A[0..9]是PC104的地址總線;IOW和IOR是對指定設備的讀寫信號;AEN是允許DMA控制地址總線、數據總線及讀寫命令線進行DMA傳輸，及對存儲器和I/O設備的讀寫;IOCHRDY是I/O就緒信號，I/O通道就緒為高，此時處理機產生的存儲器讀寫周期為4個時鐘周期，產生的I/O讀寫周期和DMA字節傳輸均需5個時鐘周期，MCS51通過置此信號為低電平來使CPU插入等待周期，從而延長I /O周期;SYSCLK是系統時鐘信號，是為了與外部設備保持同步;RESETDR是上電復位或系統初始化邏輯，是系統總清信號。