文/上海天馬微電子有限公司研發中心 李嘉靈 吳天一楊康 馬駿 凌志華

　　1、引言

　　由于近年iPhone等智能手機的風靡世界，全球智能機的市場需求逐步增加。近期隨著技術發展和市場需求，智能機呈現出2個發展趨勢：更高解析度和更窄的手機邊框。圖1為傳統智能面板結構示意圖。包括多個子像素單元，以及與其連接的柵（gate）線G1，G2…Gn、多條數據（source）線D1，D2…Dm。其中，每一個子像素單元都包括薄膜晶體管TFT（Thin Film Transistor）、存儲電容、液晶電容等，且薄膜晶體管的柵極與其對應的柵線相連，薄膜晶體管的源極與其對應的數據線相連。由于gate信號繞線是pin to pin連接的，面板邊框寬度主要由gate線數量決定，邊框寬度隨智能手機面板解析度提高而變寬。

　　同時實現智能機高解析度和窄邊框的方案有低溫多晶硅技術LTPS（Low Temperature Poly-silicon）,非晶硅柵驅動技術ASG（Amorphous Silicon Gate）和面板內繞線驅動技術GIA（Gate fanout In Active area）等。LTPS由于工藝復雜，成本較高，適用于高端產品；GIA工藝未成熟，還未大量使用；而ASG方案為業內普遍接受，是ASi面板廠實現高解析度窄邊框智能機的優選方案。目前，業內許多廠商都在進行ASG相關技術研發和生產。另外，各IC廠商已開發出一系列型號。IC內含相應驅動代碼，可以分別驅動各面板廠不同ASG電路。

　　ASG技術是利用A-Si TFT構成移位寄存電路輸出gate信號，驅動TFT-LCD面板的技術。圖2-a為傳統ASG技術面板示意圖，ASG驅動電路由一系列的ASG單元組成。圖2-b為傳統ASG電路結構圖。每個ASG單元有輸入節點Set，輸出節點OUT，時鐘信號節點CK等節點。ASG單元由V1、第一級起始電壓STP（STV）、一對反相時鐘信號CK1（CK）和CK2（CKB）等輸入信號驅動。圖2-c為ASG單元示意圖，普通ASG單元由控制模塊，輸出模塊組成。輸出模塊通常包括1個上拉（pull-up）TFT和2個下拉（pull-down）TFT。控制模塊產生Q信號控制輸出模塊輸出gate高電平，QB信號控制輸出模塊輸出gate低電平。根據Q，QB以及各CK信號驅動輸出模塊工作輸出各行gate信號，如圖2-d。

　　ASG方案的缺點：

　　1）各種ASG電路中QB信號較復雜。產生QB信號的方式主要有普通型和電容耦合型，各有不足。A, 普通型。QB的信號靠上拉TFT和下拉TFT產生。Q與CKB同時為高電位時，CKB與VGL節點短路，影響ASG電路穩定性。B, 電容耦合型。通過電容耦合產生QB信號。電容需要占用一定面積。

　　2）一般ASG技術在生產制程中的容錯能力較低。由于ASG電路對TFT特性要求嚴格，生產工藝的波動可能引起ASG電路實效。比如生產中的ESD問題影響TFT特性惡化，如圖3，致使ASG電路實效，導致生產良率低。 3）采用ASG電路的面板有框膠固化不良的風險。由于面板成盒工藝中使用UV光固化框膠，需要滿足一定UV光照量才能保證固化；傳統面板邊框繞線區有大量平行繞線，繞線間的空隙保證了足夠UV光照開口率，框膠可以完全固化。而A-Si TFT遷移率較低，為改善充電能力，ASG電路多采用大面積TFT器件設計，使框膠固化時被遮擋而無法UV固化，而有固化不充分的風險。

　　本文新方案：

　　新方案為亞ASG技術，和傳統ASG技術類似，圖4為亞ASG技術面板示意圖。與ASG電路區別是，亞ASG電路通過IC產生諾干組控制信號Q，QB，每組Q，QB信號驅動對應的亞ASG單元按時序輸出各行gate信號。由于Q，QB信號通過繞線送入面板，省去了大量ASG單元控制模塊的面積，而新增的信號繞線面積卻較少，總體上減小了智能機邊框寬度。

　　亞ASG電路時序圖如圖5。亞ASG電路需要的輸入信號：Q1，Q2..Qi,QB1,QB2...QBi,CK1,CK2...CKn。亞ASG電路的輸出信號：G1，G2..Gi×n。其中Q信號的作用與傳統ASG電路的Q信號類似。Q信號的高電位輸出時間大于等于i個gate信號高電位輸出時間總和。QB信號與Q信號電壓互反。Q信號與CK信號同時為高電位時，對應輸出模塊產生gate的高電位信號。

　　所有輸入信號都由IC提供，實現窄邊框。實際上Q，QB信號也可以用ASG電路產生，但是由IC產生信號，可以實現更窄的邊框；另外可以亞ASG電路對制程波動的容錯能力，提高了面板良率。

　　參見圖6，亞ASG電路有n個亞ASG單元和輸入控制信號Q,QB,時鐘信號CK的繞線組成。每個亞ASG單元對應1組共用控制信號Q，QB信號驅動i個輸出模塊。輸出模塊與傳統ASG電路輸出模塊相同。每個輸出模塊匹配i個時鐘信號，逐行產生i個gate信號。那么n個亞ASG單元匹配n組控制信號Q，QB產生n×i個gate信號。

　　2、亞ASG電路結構與模擬結果

　　建立亞ASG電路模型如圖6。亞ASG電路模型包括2個亞ASG單元。每個亞ASG單元包含4個輸出模塊。輸出模塊為1個上拉TFT和1個下拉TFT組成。輸入2組Q,QB，4個時鐘信號，驅動亞ASG電路逐行輸出8個gate信號。

　　圖7為亞ASG模型的Hspice模擬結果，各gate信號正常工作。而且由于是IC輸出信號，gate信號的上升沿Trise在1us左右。如果減小輸出模塊的TFT寬長比，進一步縮小ASG面積，gate信號上升沿延遲增大一些，依然可以有足夠像素充電時間，如圖8。其中上拉TFT W/L=20u /6u時，delay最大，Trise為2us。

　　3、亞ASG電路特性

　　對于目前主流解析度600×800~1080×1920，亞ASG可以實現更窄的邊框。最窄邊框條件為：對于有N=n×i行gate信號的面板，n優先取（n*i/2）^0.5附近的整數，且n<=i，則ASG電路可以實現最窄邊框。表1列出了幾種分辨率下的邊框寬度。FHD的panel單邊ASG電路寬1mm，加上切割邊及ESD器件等，估計總邊框約1.2mm。圖9為基于亞ASG電路的SXGA解析度面板的版圖，邊框比傳統ASG電路更窄。

　　4、結論

　　綜上所述，本文介紹了一種基于亞ASG電路的高解析度智能機窄邊框新方案。這種亞ASG電路通過IC輸入控制信號和時鐘信號，省去了一些傳統ASG電路的晶體管，減小了面板邊框寬度。同時提高邊框的UV光照開口率，有效解決傳統ASG電路的框膠固化問題。并且提高ASG 電路對制程波動的容錯能力，提高了面板良率。

　　......

　　更多精彩內容請見《國際光電與顯示》2012年7月刊，歡迎訂閱！

　　訂閱咨詢：0755-86149014