●     文/芯凱電子科技有限公司

　　CCFL和LED是當(dāng)前LCD僅有的兩種背光源，CCFL是傳統(tǒng)的背光方式，而LED作為LCD背光的后起之秀，正在迅速搶占LCD背光市場。

　　電視機廠商和面板廠商之所以積極推動LED背光液晶電視，原因在于全球各國的耗電量規(guī)定以及其環(huán)保因素（不含汞等重金屬），再加上其輕、巧、薄等特點。LED作為電視背光關(guān)注度大幅提升，同時大大改善了LCD的性能，不少廠家甚至直接稱使用LED背光的LCD電視為“LED電視”，可見LED在顯示領(lǐng)域發(fā)揮著相當(dāng)重要的作用。現(xiàn)在LED背光已被提到了一個相當(dāng)重要的高度，因為它是節(jié)能降耗的關(guān)鍵，也是提升清晰度的關(guān)鍵，同時也因其價值不菲成為控制成本的關(guān)鍵。CCFL大勢已去，LED背光迅猛的增長速度已無可阻擋。

　　LED取代CCFL勢如破竹，發(fā)展速度超乎人們的預(yù)想。DisplaySearch的調(diào)研結(jié)果顯示，2010年全球使用LED背光的液晶電視機達3700萬臺，約占LCD電視市場的20%份額。這個預(yù)測大大超過了之前的估計，以至于引起部分原材料短缺，比如導(dǎo)光板及其生產(chǎn)材料樹脂、光學(xué)板、半導(dǎo)體和電源用變壓器等部件的供應(yīng)緊缺，否則2010年的LED電視市場規(guī)模還會更大。

　　液晶電視的LED背光模式

　　液晶面板中LED背光的設(shè)置方式，主要有兩種：側(cè)投式和直投式。人們普遍認(rèn)為直投式LED背光電視的畫面感更強。在直投式電視里，要用到數(shù)千個LED作為背光并被均勻地排列在整個顯示屏的背后。它們在明亮的圖像區(qū)域發(fā)出更強的光亮，并且在暗色彩區(qū)完全變暗，節(jié)約能源并最大限度提升圖像對比度，在圖片上產(chǎn)生強烈的對比效果，色彩分明。這種方案的不足之處在于：使用大量LED燈的同時還需要更多符合要求的LED驅(qū)動芯片，因此造成直投背光模式成本很高。鑒于該方案的高成本和高復(fù)雜度，如今的直投背光模式只應(yīng)用在高端LED電視方面。

　　另一種更常用的背光方式是側(cè)投式。側(cè)投式背光是將燈沿著液晶面板四周邊緣排列，與導(dǎo)光板結(jié)合均勻地將光線照射在整個面板上。由于側(cè)投式顯示所需要單獨控制的LED數(shù)量、組數(shù)比直投式少，所以在構(gòu)建LED驅(qū)動方式時更有靈活性；無論高/低電壓均可使用，使得系統(tǒng)工程師能夠?qū)Ｗ⒂谛阅芎涂尚行苑桨傅某杀痉矫妗Ｓ捎诰哂谐杀镜汀⑿阅軆?yōu)異以及機身較薄的優(yōu)勢，目前側(cè)投式LED背光已占據(jù)了市場主導(dǎo)地位。表1簡單總結(jié)了這兩種背光模式的差異和優(yōu)缺點。

　　工程師選擇LED背光驅(qū)動芯片時，會發(fā)現(xiàn)市場上已經(jīng)有眾多的供應(yīng)商，但絕大多數(shù)供應(yīng)商的產(chǎn)品都集中在40V～60V電壓等級范圍內(nèi)，其原因在于40V的半導(dǎo)體工藝門檻比較低。這給OEM設(shè)計師在對系統(tǒng)構(gòu)架選擇時帶來重大影響。使用40V的LED驅(qū)動芯片可以有兩個主要的設(shè)計方案：1）每路串聯(lián)不超過10顆燈；2）一些設(shè)計方案中串聯(lián)10顆燈以上。通常情況下，后一種方案會犧牲一定的可靠性，包括在故障條件下的保護功能，諸如發(fā)光二極管LED內(nèi)部短路故障或過電壓擊穿，所以那些對可靠性和品質(zhì)要求都很高的液晶電視廠家并不接受這種方案。

　　為有效降低LED TV背光驅(qū)動方案的成本，芯凱電子針對 LED背光和照明開發(fā)了全新的200V的SOI晶圓技術(shù)，相比CMOS或BiCMOS工藝，SOI降低了寄生電容從而可以允許更高的速度和更低的功耗，同時也降低了噪音，沒有閉鎖問題。同時SOI在制造流程上與現(xiàn)有的CMOS工藝兼容，因此生產(chǎn)成本得到有效的控制。

　　芯凱電子的200V SOI器件是制作于薄硅層上的二氧化硅（SiO2）絕緣層；其200V SOI工藝的晶體管器件被掩埋的氧化絕緣層和溝道隔離層所環(huán)繞。因為絕緣層將NMOS井和PMOS井隔離開，從而避免了常見的高壓閉鎖問題。同樣，掩埋的氧化絕緣層作為介質(zhì)阻擋，防止基板漏電，并減少基板噪聲。

　　將典型的高電壓BCDMOS和芯凱的200V SOI對比可發(fā)現(xiàn)，用于高電壓BCDMOS芯片需要很厚的保護環(huán)，這會使其芯片面積增加，達到芯凱同等電壓SOI芯片面積的三倍以上(如圖２)。一個直觀的例子是，通常BCDMOS工藝?yán)锏腖DMOS間的間距需要18um，而SOI只有1.4um。

　　SOI工藝的另一個優(yōu)點是可以與低電壓器件兼容保存而沒有明顯的成本和大小差距。相反地，典型的BCDMOS工藝由于需要與低壓元件有很大間距，因而使得高低壓兼容的芯片成本大幅提高。當(dāng)然SOI襯底材料成本相較于一般的CMOS或BCDMOS硅片更高，這無疑將被視為劣勢。然而，SOI里元件實現(xiàn)以及單芯片中高/低壓元件的有機結(jié)合，相比于典型的高壓柵極隔離工藝，SOI芯片會更小，因此SOI芯片的成本反而相當(dāng)合理。

　　基于200V SOI工藝的LED驅(qū)動方案

......

更多精彩內(nèi)容請見《國際光電與顯示》2011年6月刊，歡迎訂閱！

訂閱咨詢：0755-86149014